Copyright(C) 1994,1995,1996,1997 Terumasa KODAKA , Takeshi KONO
■AGDC
対象 PC-H98
解説 o AGDC(Advanced Graphics Display Controller:μPD72120)は、PC-H98シリーズ
に搭載されているグラフィックコントローラである。GDCとの互換性はない
ため、PC-H98シリーズはGDCとAGDCの両方を搭載している。
o リセット時はGDCによる描画に設定されているため、AGDCで描画を行う際には
I/Oポート006Ahで描画プロセッサをAGDCに選択する必要がある。
o PC-H98シリーズでは、AGDCの各レジスタがI/O 4nAmhの範囲でマッピング
されている(n=レジスタ番号の上位4bit,m=レジスタ番号の上位4bit)。
関連 I/O 006Ah - 60h,61h
I/O 006Ah - 66h,67h
0000:0458h bit 7
I/O 40A0h,40A2h
名前 座標原点設定
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
40A0h |WORD| W |EADORG(Execution Address Origin)のbit 15〜0
| | |* X-Y座標(0,0)に対応する表示メモリの絶対番地の
| | | 下位16bit。
40A2h |WORD| W |bit 15〜12: 未使用(0000bにする)
| | |bit 11〜8: dADORG(Dot Address Origin)
| | |* X-Y座標(0,0)に対応するEADORGで設定された
| | | ワード内のドット位置。
| | |bit 7〜0: EADORGのbit 23〜16
| | |* X-Y座標(0,0)に対応する表示メモリの絶対番地の
| | | 上位8bit。
-----------+----+---+--------------------------------------------------
I/O 40A4h,40A6h,40A8h,40AAh
名前 絶対番地レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
40A4h |WORD| W |EAD1(Execution Address1)のbit 15〜0
| | |* 描画開始位置を絶対番地で与える場合に、描画開始
| | | アドレスの下位16ビットを設定する。
40A6h |WORD| W |bit 15〜12: 未使用(0000bにする)
| | |bit 11〜8: dAD1(Dot Address1)
| | |* 描画開始位置を絶対番地で与える場合に、EAD1で
| | | 設定されたワード内のドット位置を指定する。
| | |bit 7〜0: EAD1のbit 23〜16
| | |* 描画開始位置を絶対番地で与える場合に、描画開始
| | | アドレスの上位8ビットを設定する。
40A8h |WORD| W |EAD2(Execution Address2)のbit 15〜0
| | |* 描画開始位置を絶対番地で与える場合に、描画開始
| | | アドレスの下位16ビットを設定する。
40AAh |WORD| W |bit 15〜12: 未使用(0000bにする)
| | |bit 11〜8: dAD2(Dot Address2)
| | |* 描画開始位置を絶対番地で与える場合に、EAD2で
| | | 設定されたワード内のドット位置を指定する。
| | |bit 7〜0: EAD2(Execution Address2)のbit 23〜16
| | |* 描画開始位置を絶対番地で与える場合に、描画開始
| | | アドレスの上位8ビットを設定する。
-----------+----+---+--------------------------------------------------
I/O 40ACh,40AEh,41A0h,41A2h,41A4h
名前 プレーン間描画レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
40ACh |WORD| W |PDISPS(Plane Displacement Source)のbit 15〜0
40AEh |WORD| W |bit 15〜8: 未使用(00hにする)
| | |bit 7〜0: PDISPSのbit 23〜16
41A0h |WORD| W |PDISPD(Plane Displacement Destination)のbit 15〜0
| | |* 1枚のメモリプレーンが占めるワード数の
| | | 下位16ビットを設定
41A2h |WORD| W |bit 15〜8: 未使用(00hにする)
| | |bit 7〜0: PDISPDのbit 23〜16
| | |* 1枚のメモリプレーンが占めるワード数の
| | |上位8ビットを設定
41A4h |WORD| W |PMAX(Plane Maximum)
| | |0000000000000001b= プレーン#0のみ
| | |0000000000000010b= プレーン#1まで
| | |0000000000000100b= プレーン#2まで
| | |0000000000001000b= プレーン#3まで
| | | :
| | | :
| | |0100000000000000b= プレーン#14まで
| | |1000000000000000b= プレーン#15まで
| | |* 表示メモリ内の最大16枚のプレーンのうち、どの
| | | プレーンまでを描画の対象とするかを設定。この
| | | 16通り以外の設定は禁止。
-----------+----+---+--------------------------------------------------
I/O 41A6h
名前 論理演算設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
41A6h |WORD| W |bit 15〜8: 未使用(00hにする)
| | |bit 7〜4: MOD1(Drawing Mode1)
| | |bit 3〜0: MOD0(Drawing Mode0)
| | | 0000b= D←S REPLACE
| | | 0001b= D←S# REPLACE
| | | 0010b= D←0 REPLACE
| | | 0011b= D←1 REPLACE
| | | 0100b= D←DxorS EXOR
| | | 0101b= D←DxorS# EXOR
| | | 0110b= D←D# EXOR
| | | 0111b= D←D EXOR
| | | 1000b= D←D･S AND
| | | 1001b= D←D･S# AND
| | | 1010b= D←D#･S AND
| | | 1011b= D←D#･S# AND
| | | 1100b= D←D+S OR
| | | 1101b= D←D+S# OR
| | | 1110b= D←D#+S OR
| | | 1111b= D←D#+S# OR
| | |* 論理演算設定レジスタ(I/O 45AEh)で設定した
| | | 各プレーンに対し、それぞれ16種類の論理演算を
| | | 定義するためのレジスタ
-----------+----+---+--------------------------------------------------
I/O 41A8h,41AAh
名前 線種／塗りつぶしパターン設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
41A8h |WORD| W |PTNP(Pattern Pointer)のbit 15〜0
| | |* 表示メモリ領域中、塗りつぶしパターン(タイリング
| | | パターン)を格納しているメモリ領域の最低位
| | | アドレスの下位16ビットを設定。
41AAh |WORD| W |bit 15〜8: 未使用(00hにする)
| | |bit 7〜0: PTNPのbit 23〜16
| | |* 表示メモリ領域中、塗りつぶしパターン(タイリング
| | | パターン)を格納しているメモリ領域の最低位
| | | アドレスの上位8ビットを設定。
| | |
-----------+----+---+--------------------------------------------------
I/O 41ACh,41AEh
名前 塗りつぶしスタック領域設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
41ACh |WORD| W |STACK(Stack Pointer)のbit 15〜0
| | |* 任意閉鎖領域塗りつぶし時に使用するスタック領域
| | | の最上位アドレスの下位16ビットを設定
41AEh |WORD| W |bit 15〜8: 未使用(00hにする)
| | |bit 7〜0: STACKのbit 23〜16
| | |* 任意閉鎖領域塗りつぶし時に使用するスタック領域
| | | の最上位アドレスの上位8ビットを設定
-----------+----+---+--------------------------------------------------
I/O 43ACh
名前 STATUS(Status)
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
43ACh |WORD| R |bit 15〜9: 未使用
| | |bit 8: CLP
| | | 1= 描画無効領域に描画した
| | | 0= 通常
| | |bit 7: PGRDY
| | | 1= PUT/GETコマンド実行時PGPORTへの書き込み
| | | が可能
| | | 0= PUT/GETコマンド実行時PGPORTへの書き込み
| | | は不可能
| | |bit 6: ODDFD
| | | 1= インタレース走査時の奇数フィールド
| | | 0= ノンインタレース走査またはインタレース
| | | 走査時の偶数フィールド
| | |bit 5: VB
| | | 1= 垂直消去(VBLANK)期間中
| | | 0= 垂直消去(VBLANK)期間外
| | |bit 4: VS
| | | 1= 垂直同期(VSYNC)期間中
| | | 0= 垂直同期(VSYNC)期間外
| | |bit 3: DPERR
| | | 1= 描画プロセッサの処理実行中にエラー
| | | 0= 通常
| | |bit 2: PPERR
| | | 1= プリプロセッサの処理実行中にエラー
| | | 0= 通常
| | |bit 1: DPBSY
| | | 1= 描画プロセッサが処理実行中
| | | 0= 通常
| | |bit 0: PPBSY
| | | 1= プリプロセッサが処理実行中
| | | 0= 通常
-----------+----+---+--------------------------------------------------
I/O 43ACh
名前 BANK(Bank)
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
43ACh |BYTE| W |BANK
| | |* 表示メモリダイレクトアクセス時のアドレス拡張用
| | | レジスタ。表示メモリアドレスのbit 23〜bit 16に
| | | 相当する8ビットを設定する。
-----------+----+---+--------------------------------------------------
I/O 43ADh
名前 CTRL(Control)
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
43ADh |BYTE| W |bit 7: DBIE
| | | 1= 描画プロセッサのビジー終了割り込み許可
| | | 0= 描画プロセッサのビジー終了割り込み禁止
| | |bit 6: PBIE
| | | 1= プリプロセッサのビジー終了割り込み許可
| | | 0= プリプロセッサのビジー終了割り込み禁止
| | |bit 5: CIE
| | | 1= クリップ時割り込み許可
| | | 0= クリップ時割り込み禁止
| | |bit 4〜2: 未使用(000bにする)
| | |bit 1: ABORT
| | | 1= プリプロセッサ、描画プロセッサの処理を
| | | 強制的に中断
| | | 0= 通常
| | |bit 0: RESET
| | | 1= ソフトウェアリセット
| | | 0= 通常
-----------+----+---+--------------------------------------------------
I/O 43AEh
名前 データポート
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
43AEh |WORD|R/W|PGPORT(PUT/GET Port)
| | |* AGDC経由で表示メモリの読み書きを行う際に用いる
| | | データポート。8ビットアクセスする場合は、
| | | 下位8ビットから順に読み出す。
-----------+----+---+--------------------------------------------------
I/O 44A0h,44A2h,44A4h,44A6h,44A8h,44AAh,44ACh,44AEh,45A0h,45A2h,45A4h,45A6h
名前 座標レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
44A0h |WORD| W |X
44A2h |WORD| W |Y
44A4h |WORD| W |DX
44A6h |WORD| W |DY
44A8h |WORD| W |XS
44AAh |WORD| W |YS
44ACh |WORD| W |XE
44AEh |WORD| W |YE
45A0h |WORD| W |XC
45A2h |WORD| W |YC
45A4h |WORD| W |DH
45A6h |WORD| W |DV
| | |* 各種描画を実行するための座標パラメータ
-----------+----+---+--------------------------------------------------
I/O 45A8h,45AAh
名前 メモリプレーン横幅設定レジスタ
Undocumented
チップ AGDC(μPD72120)
I/O
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
45A8h |WORD| W |bit 15〜12: 未使用(0000bにする)
| | |bit 11〜0: PITCHS(Pitch Source)
| | |* 表示メモリ内の転送源プレーンの横幅を定義する
45AAh |WORD| W |bit 15〜12: 未使用(0000bにする)
| | |bit 11〜0: PITCHD(Pitch Destination)
| | |* 表示メモリ内の描画先プレーンの横幅を定義する
-----------+----+---+--------------------------------------------------
I/O 45ACh
名前 塗りつぶしスタック領域設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
45ACh |WORD| W |STMAX(Stack Maximum)
| | |* 任意閉鎖領域塗りつぶし時に使用するスタック領域
| | | の大きさを指定する。ただし6ワード単位。
-----------+----+---+--------------------------------------------------
I/O 45AEh
名前 論理演算設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
45AEh |WORD| W |PLANES(Plane Select)
| | |* 描画時に実行する論理演算種類を各プレーンごとに
| | | 選択するレジスタ。0が設定されたプレーンでは、
| | | I/O 41A6hのMOD0が、1が設定されたプレーンでは、
| | | I/O 41A6hのMOD1が論理演算として定義される。
-----------+----+---+--------------------------------------------------
I/O 45A0h
名前 線種／塗りつぶしパターン設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
46A0h |WORD| W |PTNCNT(Pattern Count)
-----------+----+---+--------------------------------------------------
I/O 46A2h,46A4h,46A6h,46A8h
名前 クリッピング定義レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
46A2h |WORD| W |XCLMIN(X Clipping Minimum)
46A4h |WORD| W |YCLMIN(Y Clipping Minimum)
46A6h |WORD| W |XCLMAX(X Clipping Maximum)
46A8h |WORD| W |YCLMAX(Y Clipping Maximum)
-----------+----+---+--------------------------------------------------
I/O 46ACh
名前 拡大／縮小設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
46ACh |WORD| W |bit 15〜10: 未使用(000000bにする)
| | |bit 9,8: CLIP(Clipping Mode)
| | | 00b= 矩形領域の内側でのみ描画
| | | 01b= クリッピングは行わない
| | | 10b= 矩形領域の外側でのみ描画
| | | 11b= 禁止
| | |bit 7〜4: MAGH(Magniufier Horizontal)
| | | * 拡大／縮小描画実行時の水平方向の倍率
| | |bit 3〜0: MAGV(Magniufier Vertical)
| | | * 拡大／縮小描画実行時の垂直方向の倍率
| | | ------+------+------+----------
| | | 設定値|拡大時|縮小時|線幅拡大時
| | | 設定値|倍率 |倍率 |倍率
| | | ------+------+------+----------
| | | 0000b |16/1 | 1/16 | 1
| | | 0001b |16/2 | 2/16 | 2
| | | 0010b |16/3 | 3/16 | 3
| | | 0011b |16/4 | 4/16 | 4
| | | 0100b |16/5 | 5/16 | 5
| | | 0101b |16/6 | 6/16 | 6
| | | 0110b |16/7 | 7/16 | 7
| | | 0111b |16/8 | 8/16 | 8
| | | 1000b |16/9 | 9/16 | 9
| | | 1001b |16/10 |10/16 |10
| | | 1010b |16/11 |11/16 |11
| | | 1011b |16/12 |12/16 |12
| | | 1100b |16/13 |13/16 |13
| | | 1101b |16/14 |14/16 |14
| | | 1110b |16/15 |15/16 |15
| | | 1111b |16/16 |16/16 |16
| | | ------+------+------+----------
-----------+----+---+--------------------------------------------------
I/O 46AEh
名前 コマンドレジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
46AEh |WORD| W |bit 15〜8: COMMNAD(オペレーションコード)
| | | 04h= READ_DP(Read Drawing Pointer)
| | | 08h= DOT_D(Dot Direct)
| | | 0Ch= A_DOT_M(Absolute Dot With Move)
| | | 10h= R_DOT_M(Relative Dot With Move)
| | | 14h= A_LINE_M0(Absolute Line with Move 0)
| | | 18h= A_LINE_M1(Absolute Line with Move 1)
| | | 1Ch= A_LINE_M2(Absolute Line with Move 2)
| | | 20h= A_LINE_D0(Absolute Line Direct 0)
| | | 24h= A_LINE_D1(Absolute Line Direct 1)
| | | 28h= A_LINE_D2(Absolute Line Direct 2)
| | | 2Ch= A_LINE_D3(Absolute Line Direct 3)
| | | 30h= R_LINE_M0(Relative Line with Move 0)
| | | 32h= R_LINE_M1(Relative Line with Move 1)
| | | 34h= R_LINE_M2(Relative Line with Move 2)
| | | 38h= R_LINE_M3(Relative Line with Move 3)
| | | 3Ch= R_LINE_D0(Relative Line Direct 0)
| | | 40h= R_LINE_D1(Relative Line Direct 1)
| | | 44h= R_LINE_D2(Relative Line Direct 2)
| | | 48h= A_REC(Absolute Rectangle)
| | | 4Ch= R_REC(Relative Rectangle)
| | | 50h= CRL(Circle)
| | | 50h= CRL_FILL(Circle Fill)
| | | 54h= CARC(Circle Arc)
| | | 58h= CSEC(Circle Sector)
| | | 5Ah= CSEG(Circle Segment)
| | | 5Ch= ELPS(Ellipse)
| | | 5Ch= ELPS_FILL(Ellipse_Fill)
| | | 60h= EARC(Ellipse Arc)
| | | 64h= ESEC(Ellipse Sector)
| | | 65h= ESEG(Ellipse Segment)
| | | 68h= PAINT(Paint)
| | | 6Ch= A_TRI_FILL(Absolute Triangle Fill)
| | | 70h= A_TRA_FILL(Absolute Trapezoid Fill)
| | | 74h= R_TRA_FILL(Relative Trapezoid Fill)
| | | 78h= COPY_AA(Copy Address to Address)
| | | 7Ch= COPY_CA(Copy Coordinate to Address)
| | | 80h= COPY_AC(Copy Address to Coordinate)
| | | 84h= COPY_AC(Copy Coordinate to Coordinate)
| | | 8Ch= A_REC_FILL_C
| | | (Absolute Rectangle by Coordinate)
| | | 8Eh= A_REC_FILL_A
| | | (Absolute Rectangle by specified Address)
| | | 90h= R_REC_FILL
| | | (Relative Rectangle Fill by Coordinate)
| | | 94h= PUT_A(Put Data to Address Filed)
| | | 96h= GET_A(Get Data from Address Filed)
| | | 98h= PUT_C(Put Data to Coordinate Filed)
| | | 9Ah= GET_C(Get Data from Coordinate Filed)
| | | 9Ch= READ_COL(Read Color)
| | |bit 7〜0: COMMNAD(オペレーションフラグ)
| | |* AGDCに実行させるコマンドを書き込むレジスタ。
| | | 上位8ビットがオペレーションコード部、
| | | 下位8ビットがオペレーションフラグ部。
-----------+----+---+--------------------------------------------------
I/O 47A0h
名前 DISPLAY_CTRL(Display Control)
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
47A0h |WORD| W |bit 15: DTM
| | | 1= データトランスファモード
| | | 0= サイクルスチールモード
| | |bit 14: DTT
| | |* データトランスファモード時のDT#端子の出力信号
| | |bit 13〜11: DAD+
| | |* 表示アドレス(DAD)の進行形態
| | |bit 10: IN
| | | 1= インタレース表示
| | | 0= ノンインタレース表示
| | |bit 9: RE
| | | 1= HSYNC期間中にDRAMリフレッシュアドレス
| | | を出力
| | | 0= DRAMリフレッシュアドレスを出力しない
| | |bit 8: SC
| | | 1= CLKとSCLKが同じ
| | | 0= CLKとSCLKの周波数または位相が異なる時
| | |bit 7: FCCL
| | | 1= EXVSの立ち上がりで強制的に偶数
| | | フィールドに初期化する
| | | 0= EXVSの立ち上がりで強制的に偶数
| | | フィールドに初期化しない
| | |bit 6: TCCL
| | | 1= EXVSの立ち上がりで強制的にD1サイクルに
| | | 初期化する
| | | 0= EXVSの立ち上がりで強制的にD1サイクルに
| | | 初期化しない
| | |bit 5: MASK
| | | [マスタモード時]
| | | 1= インタレース表示時、偶数フィールドのみ
| | | VSYNCを出力する
| | | 0= 通常のVSYNCを出力する
| | | [スレーブモード時]
| | | 1= EXHS,EXVS入力端子を有効にする
| | | 0= EXHS,EXVS入力端子を無効にする
| | |bit 4: M/S
| | | 1= マスタモード
| | | 0= スレーブモード
| | |bit 3: SD
| | | 1= 全ての期間でBLANK端子出力をアクティブ
| | | 状態にする
| | | 0= 同期信号制御回路で定義された非表示期間
| | | でBLANK端子出力をアクティブ状態にする
| | |bit 2: LFI
| | | 1= インタレース表示時、総ライン数が奇数本
| | | 0= インタレース表示時、総ライン数が偶数本
| | |bit 1: SPST
| | | 1= HS,HBP,HH,HD,HFP,VS,VBP,L/F,VFPの書き
| | | 込みを許可する
| | | 0= 書き込みにそなえて内部を初期化する
| | |bit 0: SVS
| | | 1= EXVSの立ち上がりで水平／垂直カウンタを
| | | 初期化する
| | | 0= EXVSの立ち上がりで水平／垂直カウンタを
| | | 初期化しない
-----------+----+---+--------------------------------------------------
I/O 47A2h
名前 AC(Address Control)
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
47A2h |WORD| W |bit 15: 未使用
| | |bit 14〜11: AC
| | |bit 10〜0: DISPLAY_PITCH
-----------+----+---+--------------------------------------------------
I/O 47A4h,47A6h,47ACh
名前 WC(Word Count),DAD(Display Address)
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
47A4h |WORD| W |DADのbit 15〜0
47A6h |WORD| W |bit 15〜8: WCのbit 7〜0
| | |bit 7〜0: DADのbit 23〜16
47ACh |WORD| W |bit 15〜12: WCのbit 11〜8
| | |bit 11〜0: GCSRYE
| | | (Graphics Cursor Y Coordinate End)
| | |* グラフィックカーサ表示終了位置のY座標
-----------+----+---+--------------------------------------------------
I/O 47A8h,47AAh
名前 カーサ設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
47A8h |WORD| W |bit 15: CRS(Cursor Outfigure Select)
| | | 1= HGCSRとVGSCRをAND演算後出力
| | | 0= HGCSRとVGSCRをOR演算後出力
| | |bit 14: CE(Cursor Display Enable)
| | | 1= GCSR信号をアクティブ状態にする
| | | 0= GCSR信号をアクティブ状態にしない
| | |bit 13,12: 未使用
| | |bit 11〜0: GCSRX(Graphics Cursor X Coordinate)
| | | * グラフィックカーサ表示開始位置のX座標
47AAh |WORD| W |bit 15〜12: 未使用
| | |bit 11〜0: GCSRYS
| | | (Graphics Cursor Y Coordinate Start)
| | | * グラフィックカーサ表示開始位置のY座標を指定
-----------+----+---+--------------------------------------------------
I/O 47AEh
名前 CRT同期信号設定レジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
47AEh |WORD| W |bit 15〜12: 未使用(0000bにする)
| | |bit 11〜0: HS(Horizontal Sync)
| | | HBP(Horizontal Back Porch)
| | | HH(HBP to Center of HS)
| | | HD(Horizontal Display Period)
| | | HFP(Horizontal Front Porch)
| | | VS(Vertical Sync)
| | | VBP(Vertical Back Porch)
| | | L/F(Line/Field)
| | | VFP(Vetrical Front Porch)
-----------+----+---+--------------------------------------------------
I/O 48A0〜4FAFh
名前 リザーブドレジスタ
Undocumented
チップ AGDC(μPD72120)
-----------+----+---+--------------------------------------------------
I/Oアドレス|幅 |R/W|内容
-----------+----+---+--------------------------------------------------
48A0〜4FAFh|WORD|R/W|AGDCのリザーブされたレジスタ
-----------+----+---+--------------------------------------------------